Family list

1 application(s) for: JP1064220 (A)

FORMING METHOD FOR RESIST PATTERN

Inventor: YAMADA SETSU Applicant: SANYO ELECTRIC CO

EC: IPC: G03C1/00; G03C5/00; G03F7/00; (+23)

Publication JP1064220 (A) - 1989-03-10 Priority Date: 1987-09-03

info

Data supplied from the **espacenet** database — Worldwide

⑨ 日本国特許庁(JP)

⑪特許出願公開

® 公 開 特 許 公 報 (A)

昭64-64220

⑤Int.Cl.⁴	識別記号	庁内整理番号	❸公開	昭和64年(1989) 3月10日
H 01 L 21/30 G 03 C 1/00 5/00	3 6 1 3 0 3 3 1 1	S-7376-5F 7267-2H 7267-2H		
G 03 F 7/00 H 01 L 21/28	0 1 1	C-6906-2H F-7638-5F D-7638-5F		
21/30	3 6 1	G-7376-5F B-7376-5F		
21/306 29/80		F - 7342 - 5F F - 8122 - 5F	審査請求 未請求	発明の数 1 (全4頁)

9発明の名称 レジストパターン形成方法

②特 願 昭62-221697

②出 願 昭62(1987)9月3日

②発 明 者 山 田 節 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

⑪出 願 人 三洋電機株式会社 大阪府守口市京阪本通2丁目18番地

00代 理 人 弁理士 西野 卓嗣 外1名

明細書

1. 発明の名称 レジストパターン形成方法

2. 特許請求の範囲

1. 基板上に第1のポジ型レジストを発布する 工程と、この第1のポジ型レジストを所定の温度 でプリベークする工程と、前記第1のポジ型レジストと同一の第2の ポジ型レジストを発布する工程と、この第2のポ ジ型レジストを発布する工程と、この第2のポ ジ型レジストを前記所定の温度より低い温度でプ リベークする工程と、前記第1のポジ型レジスト 及び第2のポジ型レジストを露光し、現像する工 程と、を含むことを特徴とするレジストバターン 形成方法。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明はレジストバターン形成方法に関し、特に化合物半導体を用いた高周波素子における丁字型(マッシュルーム型)ゲート電極の形成に適したレジストバターン形成方法に関する。

(ロ) 従来の技術

現在、12GHz帯を中心として開発が進められているマイクロ波素子として、GaAs MESFET(GaAs Metal-Semiconductor Field Effect Transistor)がある(例えば、特開昭52-45280号公報参照。)。

このGaAs MES FETの最小維音指数NF は一般に以下の式で表わされる。

 $N = 1 + k \cdot f \cdot Cgs \sqrt{(Rs + Rg)/gm}$

ここで、 k:フィテング係数

「:使用周波数

Cas; ゲート・ソース間容量

Rs:ソース抵抗

Rg:ゲート抵抗

ga:伝達コングクタンス

上式より、Nrを減少させるためには、ゲート 長を短かくし、さらにCgsを減少させることが有 効であることがわかるが、ゲート長を短かくし、 Cgsを減少させるに伴ってゲート抵抗(Rg)が増 加してしまう。

これを解決する方法として、ゲート電極の断面

形状を丁字型(マッシュルーム型)にすることが考えられており、この方法によりゲート抵抗(Rg)の増加を抑え得る。

従来より、丁字型のゲート電極の形成には、 異った種類のレジストを組み合せた多層レジスト 法や、1種類のレジストを電子ビームやFIB (集束イオンビーム: Focused Ion Beam)の加 速電圧やドーズ量を変化させ、2回露光する方法 が用いられている。

(ハ) 発明が解決しようとする問題点

しかしながら、上述の多層レジスト法はプロセスが複雑で、プロセスコントロールが難しい。

また、同一のレジストを2回描画する方法であっても、電子ビームによる描画時間が長大となり、非常にスループットを悪くする。さらに、同一の場所を2回描画することは位置合わせの精度を考慮すると非常に難しい。

本発明は上記問題点に鑑み為されたものであ り、容易に丁字型のゲート電極を形成することの できるレジストパターンの形成方法を提供しよう

り低いので、第2のボジ型レジストの現象速度は、第1のボジ型レジストのそれに比して速い。従って、第2のボジ型レジストの横方向への現象速度は第1のボジ型レジストのそれに比して速いため、最終的に第2のボジ型レジストの開口寸法が広くなり、レジスト断面はT字型となる。

(へ) 実施例

本発明方法をGaAs MES FETに適用した場合について、以下に第1図(a)乃至(h)を参照しつつ説明する。

半絶縁性 G a A s 基板 (1) の (100) 面上に n 一型 パッファ層 $(10^7 \Omega$ 以上) (2) を $2 \sim 3$ μm、 n 型動作層 (++) ア濃度 $3 \sim 3.5 \times 10^{17}$ /cm 3) (3) を 0.2 ~ 0.25 μm 及び n ++型高導伝層 (++) ア濃度 5×10^{18} /cm 3 以上) (4) を 約 1 μm、 顯次 気相成長法により連続してエピタキシャル 成長する。

次に、 n **型高導伝層(4)上に第1のポジ型レジスト(PMMA: ポリメチルメタクリレート)(5)を0、3 m 電布する(第1図(a))。 続いて、 N 2 雰囲気中において、170°C (所定の温度)で20分間のプ

とするものである。

(二) 問題点を解決するための手段

本発明は、基板上に第1のポジ型レジストを強
布する工程と、この第1のポジ型レジストを所定
の温度でプリベークする工程と、前記第1のポジ
型レジスト上に該第1のポジ型レジストと同一の
第2のポジ型レジストを整布する工程と、この第
2のポジ型レジストを前記所定の温度より低い温度でプリベークする工程と、前記第1のポジ型レジスト及び第2のポジ型レジストを第光し、現象する工程と、を含むことを特徴とするレジストパターン形成方法である。

(水) 作用

ポジ型レジストの現像速度は、第2図に示す如く、プリベーク温度に依存し、プリベーク温度が 高い程、現像速度は遅い。

本発明では、同一のポジ型レジストを2層登布 し、それぞれの層のプリベーク温度を変えてい る。つまり、第2のポジ型レジストのプリベーク 温度は第1のポジ型レジストのプリベーク温度よ

リベークを行う。

第1のポジ型レジスト(5)上に第2のポジ型レジスト(PMMA)(6)を0.4m盛布する(第1図(b))。続いて、N2雰囲気中において、120℃で20分間のプリベークを行う。第1のポジ型レジスト(5)と第2のポジ型レジスト(6)は同一であるので、多層レジストのとき問題となるミキシンプレイヤーは形成されない。

第2のポジ型レジスト(6)側より、0.4mのパターンが形成されたホトマスク(7)をマスクとして、遺紫外線を用いて露光する(第1図(C))。このときの露光条件は強度40mW/cm²、時間43secである。

次に、現像温度26°Cで26分間現像を行う(第1図(d))。この現像において、ボジ型レジストの現像速度がブリベーク温度に依存することから、第2のボジ型レジスト(6)の開口の方が第1のボジ型レジスト(5)の開口より大きくなる。従って、レジストの開口(8)断面は丁字型になる。また、同一の現像液で第1のボジ型レジスト(5)と

第2のポジ型レジスト(6)を現像できるので、ブロセスが簡便である。

燐酸+過酸化水素+水から成るエッチャントで 選択エッチングを行ないりセス部(9)を形成する (第1図(e))。このとき、n型動作層(3)の膜厚 は600~900人になるようにする。

最後に、前述と同様のリフトオフ法により A u + G e/N i/A uから成るソース 電極(12)、ドレイン電極(13)を形成し、熱処理を施すことで G a A s M E S F E T が完成する(第1図(h))。

尚、本実施例では、ソース及びドレインの抵抗

第1 図(a)乃至(h)は本発明方法をGaAsMES FETに適用した場合の工程説明図、第2 図はレジストのブリベーク温度と現像速度の関係を示す図である。

(1)… 基板、(5)… 第 1 のポジ型レジスト、(6)… 第 2 のポジ型レジスト、(11)…ゲート電極。

出願人 三洋電機株式会社 代理人 弁理士 西野卓嗣(外1名) を低減させるために、動作層上に高導伝層を成長させて、高導伝層でオーミック接触をとっているので、ゲート電極形成時にリセス部を形成して動作層を露出させる必要があるが、必ずしも高導伝層を成長させる必要はなく、高導伝層を動作層上に成長させない時は、リセス部を形成する必要は特にない。

また、本実施例では、本発明方法により得られるレジストパターンを GaAs MES FETのゲート電極の作製に用いたが、ゲート電極だけでなく、例えば半導体装置の配線等にも用いることができる。


(ト) 発明の効果


本発明方法は以上の説明から明らかな如く、通常の光リソグラフィ技術を用いて、容易に丁字型のレジストパターンを得ることができる。


このレジストパターンをGaAs MES FETのケート電極の作製に用いると、該FETの性能改善を企図し得る。


4. 図面の簡単な説明


第1図














PATENT ABSTRACTS OF JAPAN

(11)Publication number: **64–064220** (43)Date of publication of application: **10.03.1989**

(51)Int.Cl. H01L 21/30

003G 1/00 603C 5/00 003F 7/00 H01L 21/28

H01L 21/306 H01L 29/80

(21)Application number: 62-221697 (71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing: 03.09.1987 (72)Inventor: YANADA SETSU

(54) FORMING METHOD FOR RESIST PATTERIN

(57)Abstract

PURPOSE: To form a T-shaped gate electrode easily by prebaking a first positive type resist at a fixed temperature, prebaking a second positive type resist at a temperature lower than said fixed temperature and exposing and developing the first and second positive type resists.

CONSTITUTION: A first positive type resist PMMA 5 is applied onto an N++ type high conductive layer 4. The first positive type resist is pre-baked at a fixed temperature of 170° C in an N2 atmosphere. A second positive type resist PMMA 6 is applied onto the first positive type resist 5. The second positive type resist is pre-baked at 120° C in the N2 atmosphere. Exposure is conducted by using far ultraviolet rays while employing a patterned photo-mask 7 as a mask from the second positive type resist 6 side. When developing is performed, an opening in the second positive type resist 6 is made larger than that in the first positive type resist 5 because the developing rate of the positive type resist depends upon the temperature of pre-baking. Accordingly, the cross section of the opening 8 in the resist takes a T shape.

